



HOJA DE PROBLEMAS 4: JERARQUÍA DE MEMORIA (PARTE 1)

1. Sea una memoria caché de correspondencia directa. Suponiendo siempre que la unidad direccionable de la memoria es el byte, realizar la división en campos de una dirección de memoria en los siguientes casos:

Apartado	Tamaño de la dirección de memoria	Número de líneas	Tamaño de bloque	Tamaño de palabra
a)	20 bits	8	8 palabras	32 bits
b)	32 bits	128	64 palabras	64 bits
c)	16 bits	32	2 palabras	8 bits
d)	36 bits	1024	128 palabras	16 bits

2. Sea una memoria caché de correspondencia totalmente asociativa. Suponiendo siempre que la unidad direccionable de la memoria es el byte, realizar la división en campos de una dirección de memoria en los siguientes casos:

Apartado	Tamaño de la dirección de memoria	Número de líneas	Tamaño de bloque	Tamaño de palabra
a)	20 bits	8	8 palabras	32 bits
b)	32 bits	128	64 palabras	64 bits
c)	16 bits	32	2 palabras	8 bits
d)	36 bits	1024	128 palabras	16 bits

3. Sea una memoria caché de correspondencia asociativa por conjuntos. Suponiendo siempre que la unidad direccionable de la memoria es el byte, realizar la división en campos de una dirección de memoria en los siguientes casos:

Apartado	Tamaño de la dirección de memoria	Número de conjuntos	Número de vías	Tamaño de bloque	Tamaño de palabra
a)	20 bits	4	2	8 palabras	32 bits
b)	32 bits	16	8	64 palabras	64 bits
c)	16 bits	8	4	2 palabras	8 bits
d)	36 bits	64	16	128 palabras	16 bits

4. **[Ejercicio de examen]** Tres computadores disponen del mismo procesador, que tiene un bus de datos de 32 bits y un bus de direcciones también de 32 bits. Cada uno de ellos tiene una memoria caché con capacidad para 4 kB (sin contar etiquetas ni bits de control) y todos ellos realizan transferencias entre caché y memoria principal mediante bloques de 4 palabras.

- a) El primer computador posee de una memoria caché de correspondencia directa.
- b) El segundo computador tiene una caché totalmente asociativa.
- c) El tercer computador tiene una caché asociativa por conjuntos de 8 vías.

Se pide indicar en qué campos se divide una dirección de memoria, en qué orden se encuentra cada uno, así como su tamaño en bits. En los tres casos habrá que realizar un dibujo explicativo de la división en campos de la dirección.

- d) Si el tiempo de acceso al nivel superior de la jerarquía de memoria es de 2,4 ns y al inferior es de 40 ns, ¿cuál debe ser la tasa de aciertos de la caché para conseguir un tiempo medio de acceso a la memoria de 5 ns?

5. **[Ejercicio de examen]** Sea un computador dotado con una jerarquía de memoria que incluye memoria caché y memoria principal. El ancho de palabra es de 32 bits y las direcciones de memoria son de 26 bits, con unidad direccionable el byte. Los detalles de la memoria caché son los siguientes:

- La caché es de correspondencia directa con 4 líneas.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 16 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- Aparte de etiquetas y datos, la caché posee para cada línea un bit de validez (V) y un bit de suciedad (D).
- El contenido parcial de la caché en un momento de dado es el siguiente:

Línea	Etiqueta	V	D	Bloque de datos
0	39F0E	0	0	...
1	1D728	1	1	...
2	2A584	1	1	...
3	123E5	1	0	...

(etiquetas en hexadecimal, número de línea en decimal, por simplicidad no se muestran los datos)

Se pide:

- a) Indicar detalladamente los campos en los que se divide una dirección de memoria.
- b) Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria (direcciones en hexadecimal). Considerar que cada cambio en la caché afecta a los accesos siguientes. Indicar detalladamente si son aciertos o fallos de caché, explicar detalladamente cómo va cambiando la caché a lo largo del tiempo, si se actualiza la memoria principal y cuál es el estado final de la memoria caché.

- b.1) 0x2E16D29 (lectura)
- b.2) 0x340C656 (escritura)
- b.3) 0x123E5D9 (escritura)
- b.4) 0x2A584B4 (lectura)

6. [Ejercicio de examen] Sea un computador con direcciones de memoria de 32 bits y palabras de tamaño 4 bytes, con unidad direccionable el byte. Dispone de una memoria caché de correspondencia directa con 8 líneas, que realiza intercambios con la memoria principal mediante bloques de 16 palabras. La política de escritura es *write-through*. Se pide:

- Descomponer la dirección de memoria en campos según su formato y explicar su significado.
- Calcular el tamaño total de la memoria caché, incluida la parte de los bloques de datos.
- Suponiendo que durante la ejecución de un programa el estado de la caché es el que se muestra en la tabla inferior, explicar cómo va cambiando su contenido y si se producen aciertos o fallos tras la secuencia de lecturas a memoria con las direcciones siguientes (expresadas en hexadecimal). Dibujar también el estado final de la caché tras las cuatro lecturas:

c.1) 0x64AF246B

c.2) 0XFF52A906

c.3) 0xB5BF51D1

c.4) 0x052ADD00

Los efectos de una dirección de memoria se han de tener en cuenta para los accesos posteriores. El estado de la caché inmediatamente antes del apartado c.1) es el siguiente:

Línea	Etiqueta	V	Bloque de datos
0	0x7BA091	0	...
1	0x325792	0	...
2	0x030144	1	...
3	0x592345	1	...
4	0x20FEDC	1	...
5	0x6D4639	1	...
6	0x1F109C	0	...
7	0x5ADFA8	1	...

7. [Ejercicio de examen] Sea un computador basado en el procesador MIPS, con una memoria caché de datos totalmente asociativa, de tamaño 32 bytes, con bloques de 2 palabras. El tamaño de palabra y el de la dirección de memoria es el habitual (32 bits). La política de reemplazo de la caché es LRU. La unidad direccionable es el byte, si bien la memoria permite accesos con tamaño palabra, media palabra o byte. La ordenación de los bytes de una palabra es *little-endian*. Se pide:

- Escribir la descomposición en campos de una dirección de memoria desde el punto de vista de la caché.
- Antes de la ejecución del programa, la caché se encuentra vacía. Suponiendo que el registro **\$s0** contiene el valor 0x10010000, indicar qué efectos producen las siguientes instrucciones de carga desde el punto de vista de la caché (dirección de memoria leída, valor de etiqueta, acierto/fallo, número de bloque de caché implicado en la operación), así como sobre el valor del registro **\$s1**. Rellenar la tabla que se adjunta a modo de resumen.

- b.1) `lw $s1,0($s0)`
- b.2) `lh $s1,4($s0)`
- b.3) `lb $s1,1($s0)`
- b.4) `lw $s1,8($s0)`
- b.5) `lw $s1,16($s0)`
- b.6) `lh $s1,14($s0)`

IMPORTANTE: Cada acceso a memoria afecta a los apartados posteriores.

Contenido de la memoria al comienzo del programa:

Data Segment					
Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)
0x10010000	0xaf320910	0xffe09863	0xabcdef01	0x12345678	0x55667788

Recordatorio de instrucciones:

- `lw` = carga de palabra
- `lh` = carga de media palabra (se guarda en la media palabra inferior de un registro, con extensión de signo del bit 15)
- `lb` = carga de byte (se guarda en el byte inferior de un registro, con extensión de signo del bit 7)
- El primer operando es el registro destino de la operación
- El segundo operando indica la fuente del dato en memoria, mediante un direccionamiento indirecto a registro con desplazamiento (valor del registro + desplazamiento numérico)

TABLA DE RESUMEN DE RESULTADOS:

Apartado	Dirección leída (hexadecimal)	Etiqueta (hexadecimal)	Acierto/Fallo	Bloque	Registro <code>\$s1</code> después de instrucción (hexadecimal)
b.1)					
b.2)					
b.3)					
b.4)					
b.5)					
b.6)					

8. **[Ejercicio de examen]** Sea un computador con direcciones de memoria de 36 bits y palabras de tamaño 64 bits, con unidad direccionable el byte. Dispone de una memoria caché asociativa por conjuntos de 2 vías, con una capacidad total de 8 kB, que realiza intercambios con la memoria principal mediante bloques de 64 palabras. Se pide:

- Descomponer la dirección de memoria en campos según su formato y explicar su significado.
- Suponiendo que la caché está inicialmente vacía, dibujar la caché mediante una tabla en la que se indique cómo va cambiando su contenido y si se producen aciertos o fallos tras la secuencia de lecturas a memoria con las direcciones siguientes (expresadas en hexadecimal):

- b.1) 0xABCDEF012
- b.2) 0x803223106
- b.3) 0x250917E83
- b.4) 0x1234570ED
- b.5) 0xEDCEFD393
- b.6) 0x01630DF36

Considerar para el dibujo solamente para cada vía: el bit de validez V, el bit de reciente uso R y la etiqueta. Los efectos de una dirección de memoria se han de tener en cuenta para los accesos posteriores.

- c) Sabiendo que el tiempo de acierto de caché es de 2 ns, con una tasa de acierto del 90 %, calcular el tiempo medio de acceso a la memoria (AMAT). Tener en cuenta que la memoria principal está organizada con 16 bancos, cada uno de los cuales almacena una palabra. La latencia de memoria principal es de 30 ns por palabra (se pueden leer los 16 bancos a la vez). El tiempo para enviar una dirección a los bancos de la memoria y el tiempo para transferir palabra a palabra de la memoria a la caché a través del bus es de 4 ns. Los envíos de direcciones y de datos se pueden solapar todo lo posible para minimizar el tiempo total.

9. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria caché y memoria principal. El ancho de palabra es de 32 bits y las direcciones de memoria son de 20 bits, con unidad direccionable el byte. Los detalles de la memoria caché son los siguientes:

- La caché es asociativa con 8 conjuntos de 2 vías cada uno.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 4 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- El algoritmo de reemplazo es LRU.
- Aparte de etiquetas y datos, la caché posee para cada vía un bit de validez (V), un bit de uso más reciente (R) y un bit de suciedad (D).
- El contenido parcial de la caché en un momento de dado es el siguiente:

Conjunto	Vía 1					Vía 0				
	V	R	D	Etiqueta	Datos	V	R	D	Etiqueta	Datos
0	0	0	0	1FFF	...	1	1	1	1A09	...
1	0	1	0	1FFF	...	0	0	0	1FFF	...
2	1	1	1	0832	...	1	0	0	0DE6	...
3	1	0	0	1C00	...	1	1	0	039E	...
4	0	1	0	1FFF	...	0	0	0	1FFF	...
5	1	1	0	0567	...	1	0	0	1580	...
6	0	1	0	1FFF	...	0	0	0	1FFF	...
7	0	0	0	1FFF	...	1	1	1	0B6D	...

(etiquetas en hexadecimal, número de conjunto en decimal, por simplicidad no se muestran los datos)

Se pide:

- a) Indicar detalladamente los campos en los que se divide una dirección de memoria.
- b) Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria (direcciones en hexadecimal). Considerar que cada cambio en la caché afecta a los accesos siguientes. Indicar detalladamente si son aciertos o fallos de caché, cómo va cambiando la caché a lo largo del tiempo, si se actualiza la memoria principal y cuál es el estado final de la memoria caché.

- b.1)** 0x6F325 (lectura)
- b.2)** 0xF09A2 (escritura)
- b.3)** 0x2B3D8 (escritura)
- b.4)** 0x8A074 (lectura)
- b.5)** 0xC1AF0 (escritura)

- c) Si el tiempo de acceso a la memoria caché es de 2 ns, mientras que se requieren 50 ns para llevar un bloque entero de datos desde la memoria principal a la caché, calcular el tiempo medio de acceso a la memoria suponiendo una tasa de aciertos de caché del 85 %.

10. Calcular el número total de bits necesarios para una caché de 256 líneas y 16 palabras por bloque. Tanto las direcciones de memoria como el tamaño de palabra es 4 bytes, aunque la unidad direccionable es a nivel de byte. En el cálculo debe considerarse el espacio para guardar todos los datos, las etiquetas y los bits de validez.

11. Sea un computador dotado de un sistema de jerarquía de memoria con memoria caché y principal y un ancho de palabra de 32 bits, con direcciones de memoria también de 32 bits.


- a) La memoria caché:
 - Tiene un tamaño de 4 kpalabras.
 - Es asociativa por conjuntos de 2 vías.
 - Cada bloque tiene 8 palabras.

Indicar cuáles son los campos en los que se descompone una dirección de memoria de cara a la caché, cuántos bits se necesitan para cada uno de ellos y para qué se utilizan dichos campos.

(sigue...)


- b) Supongamos que el ancho del bus es de una palabra. Por otra parte, cada vez que se quiere transferir un bloque de 8 palabras de memoria principal a caché:
- El procesador envía a la memoria la primera dirección del bloque, lo cual ocupa 1 ciclo de reloj.
 - La memoria tarda 15 ciclos en devolver la primera palabra del bloque al procesador.
 - El procesador envía a la memoria la siguiente dirección al mismo tiempo que la memoria transmite al procesador la palabra leída.
 - Una vez la memoria ha recibido la siguiente dirección de bloque y ha terminado de transmitir la palabra anterior, tarda otros 15 ciclos en enviar al procesador la palabra siguiente del bloque.
 - Los dos pasos anteriores se repiten hasta completar el envío del bloque completo.

Indicar cuántos ciclos consume un fallo de caché (penalización por fallo), es decir, cuánto tiempo se tarda en enviar un bloque completo desde memoria principal a caché.



- c) La tasa de fallos de la memoria caché es del 6 %, mientras que el tiempo de acierto consume un ciclo de reloj. ¿Cuál será el tiempo medio de acceso a memoria medido en ciclos y en segundos, teniendo en cuenta que un ciclo dura 2 ns?

- d) Manteniendo el ancho del bus en una palabra y organizando la memoria principal en forma entrelazada con 4 módulos de DRAM, cada vez que se envía una dirección se leen 4 palabras de un bloque simultáneamente, y se transmiten por el bus en serie, de modo que cuando la memoria transmite la última palabra del bloque, el procesador envía la siguiente dirección de palabra simultáneamente. ¿Cuántos ciclos duraría ahora un fallo de caché? ¿Cuál sería el tiempo medio de acceso a memoria medido en ciclos y en segundos? Utilizar los mismos valores de tasa de fallos y duración del ciclo del apartado c).



12. Considérese una jerarquía de memorias como la del ejercicio anterior. Se supondrá que el tamaño de bloque de la caché es de 16 palabras, que el ancho de la organización (b) de la figura es de 4 palabras y que el número de bancos de la organización (c) es de 4. Si la latencia de la memoria principal para un acceso nuevo es de 10 ciclos y el tiempo de transferencia es de 1 ciclo, ¿cuáles serán las penalizaciones por fallo en cada una de dichas organizaciones?

13. Sea una máquina multicitelo que ejecuta un programa de computador con la siguiente frecuencia de ejecución de instrucciones:

Instrucción	Ciclos por instrucción (sin penalizaciones por fallo de caché)	Porcentaje sobre el total de instrucciones del programa
lw	5	29 %
sw	4	11 %
Aritmético-lógicas	4	40 %
Salto condicionales	3	16 %
j	3	4 %

- Calcular el número medio de ciclos por instrucción (CPI) de dicho programa, suponiendo que no hay fallos de caché.
 - Supongamos que el 2 % de los accesos a instrucciones y el 5 % de los accesos a datos producen fallo de caché. Si cada fallo implica una penalización de 40 ciclos, indicar cuál será el nuevo valor de CPI para el programa.
 - Si el ciclo de reloj dura 2 ns, y dado que el tiempo de acierto es de 1 ciclo, indicar cuál es el tiempo medio de acceso a memoria medido en segundos.
14. Al ejecutar un programa se tiene una tasa de fallos de instrucciones del 2 % y una tasa de fallos de datos del 4 %. Si la máquina tiene un CPI de 2 sin bloqueos de memoria y una penalización por fallo de 40 ciclos para todos los fallos, se pide:
- Determinar cuánto más rápida sería una máquina con una caché perfecta sin fallos si el programa tiene la siguiente proporción de instrucciones:
 - Repetir el cálculo anterior suponiendo ahora que se consigue reducir el CPI a 1 (posible con técnicas de segmentación), manteniendo el mismo ciclo de reloj.

Tipo instrucción	Proporción
lw (load word)	21 %
sw (store word)	12 %
lb (load byte)	1 %
sb (store byte)	1 %
lui (load upper immediate)	1 %
Aritmético-lógicas	39 %
Salto condicionales	15 %
j	10 %

15. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria caché y memoria principal. El ancho de palabra es de 8 bits y las direcciones de memoria son de 16 bits. Los detalles de la memoria caché son los siguientes:

- La caché es de correspondencia directa con 4 líneas.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 8 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- Aparte de etiquetas y datos, la caché posee para cada línea un bit de validez (V) y un bit de suciedad (D).
- El contenido de la caché en un momento de dado es el siguiente:

Línea	V	D	Etiquetas	Datos
0	1	1	0x7A0	...
1	1	0	0x47D	...
2	1	1	0x1CB	...
3	1	1	0x65E	...

(por simplicidad no se muestran los datos)

Se pide:

- Indicar detalladamente los **campos** en los que se divide una dirección de memoria.
- Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria (direcciones en hexadecimal). Considerar que cada cambio en la caché afecta a los accesos siguientes. Indicar detalladamente si son aciertos o fallos de caché, explicar detalladamente cómo va cambiando la caché a lo largo del tiempo, si se actualiza la memoria principal y cuál es el estado final de la memoria caché.

b.1) 0x8FAC (escritura)

b.2) 0x524F (lectura)

b.3) 0x0BAE (lectura)

b.4) 0x8FA8 (escritura)

- Si el tiempo de acceso a la memoria caché es de **4 ns**, mientras que se requieren **60 ns** para llevar un bloque entero de datos desde la memoria principal a la caché, calcular cuál debería ser el porcentaje de aciertos mínimo para que el tiempo medio de acceso a la memoria no excediera los **8 ns**. Redondear el porcentaje a un decimal.

16. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria caché y memoria principal. El ancho de palabra es de 16 bits y las direcciones de memoria son de 16 bits, con unidad direccionable el byte. Los detalles de la memoria caché son los siguientes:

- La caché es asociativa con 2 conjuntos de 4 vías cada uno.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 8 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- El algoritmo de reemplazo es LRU.
- Aparte de etiquetas y datos, la caché posee para cada vía: un bit de validez (V); dos bits de uso reciente (R_1R_0), donde la vía más reciente del conjunto es la 00, la segunda más reciente es la 01, la tercera más reciente es la 10 y la menos reciente de todas es la 11; y además un bit de suciedad (D).

El contenido parcial de la caché en un momento de dado es el siguiente:

Conj	Vía 3					Vía 2					Vía 1					Vía 0				
	V	R_1R_0	D	Etiqu	Dat	V	R_1R_0	D	Etiqu	Dat	V	R_1R_0	D	Etiqu	Dat	V	R_1R_0	D	Etiqu	Dat
0	1	10	1	1A8	...	1	00	0	65D	...	1	01	0	507	...	1	11	1	485	...
1	1	01	0	7FF	...	1	11	0	3EC	...	1	00	1	479	...	1	10	1	32B	...

(etiquetas en hexadecimal, por simplicidad no se muestran los datos)

Se pide:

- Realizar la descomposición en campos de la dirección de memoria, indicando claramente el tamaño en bits y el nombre de cada campo.
- Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria (direcciones en hexadecimal). Considerar que cada cambio en la caché afecta a los accesos siguientes. Indicar **detalladamente** si son aciertos o fallos de caché, explicar cómo va cambiando la caché a lo largo del tiempo (rellenar las tablas para mostrar el estado de la caché tras cada apartado) y si se actualiza la memoria principal. Expresar las etiquetas en hexadecimal.
 - 0x55E5 (escritura)
 - 0xCBAE (escritura)
 - 0x3274 (escritura)
- Tras múltiples accesos a la memoria, se ha medido que la tasa de aciertos de la caché es del 84 %. Si el tiempo de acierto es de 9 ns, mientras que la penalización por fallo es 62,5 ns, calcular el tiempo medio de acceso a la memoria.

17. [Ejercicio de examen] Sea un computador dotado con una jerarquía de memoria que incluye memoria caché y memoria principal. El ancho de palabra es de 16 bits y las direcciones de memoria también son de 16 bits, con unidad direccionable el byte. Los detalles de la memoria caché son los siguientes:

- La caché es totalmente asociativa con 4 líneas.
- La transferencia entre la memoria principal y la caché se realiza mediante bloques de 4 palabras.
- La política de escritura es *write-back* y *write-allocate*.
- Aparte de etiquetas y datos, la caché posee para cada línea un bit de validez (V), un bit de suciedad (D) y dos bits de uso reciente (R_1R_0 , donde **la línea más reciente es la 11**, la segunda más reciente es la 10, la tercera más reciente es la 01 y la menos reciente de todas es la 00).
- El contenido parcial de la caché en un momento de dado es el siguiente:

Línea	Etiqueta	V	D	R_1R_0	Bloque de datos
0	1FAC	0	0	00	...
1	1E58	1	0	10	...
2	0A61	1	1	11	...
3	1C7D	1	1	01	...

(etiquetas en hexadecimal, número de línea en decimal, por simplicidad no se muestran los datos)

Se pide:

- Indicar detalladamente los campos en los que se divide una dirección de memoria.
- Durante la ejecución de un programa se realiza la siguiente secuencia ordenada de accesos a memoria (direcciones en hexadecimal). Considerar que cada cambio en la caché afecta a los accesos siguientes. Indicar detalladamente si son aciertos o fallos de caché, explicar detalladamente cómo va cambiando la caché a lo largo del tiempo, el rango de direcciones de memoria principal modificadas (expresadas en hexadecimal) y cuál es el estado final de la memoria caché.

b.1) 0x810A (lectura)

b.2) 0x59B3 (escritura)

b.2) 0xF2C6 (escritura)

IMPORTANTE: rellenar las tablas de la siguiente página con los estados de la caché.

- Si el tiempo de acceso a la memoria caché es de 7 ns, mientras que se requieren 50 ns para llevar un bloque entero de datos desde la memoria principal a la caché, calcular el tiempo medio de acceso a la memoria suponiendo una tasa de aciertos de caché del 84 %.